英 Arm, 삼성 2나노 공정 적용 칩 '네오버스 V3’ 첫 공개

20 hours ago 1

박지은 기자 입력 2025.10.21 13:28

서울서 ‘Arm Unlocked 2025’ 개최
AI 시대 경쟁 '전력당 효율'로 판가름
"네오버스 V3, 연산효율 극대화 설계"
AI 인프라 경쟁 '맞춤형 칩'으로 옮겨가

[아이뉴스24 박지은 기자] 영국 반도체·소프트웨어 설계 기업 Arm이 삼성전자의 2나노(㎚) 공정으로 제작된 차세대 서버 칩 ‘네오버스(Neoverse) V3’를 처음 공개했다.

그러면서 인공지능(AI) 확산으로 폭증하는 데이터센터 전력 소비 문제를 해결하기 위해 ‘효율 혁신’ 전략을 제시했다.

에디 라미레즈 Arm 인프라 사업부 시장진입전략 부사장은 21일 서울 강남구 인터컨티넨탈 파르나스 호텔에서 열린 ‘Arm 언락(Unlocked) 2025 미디어 브리핑’에서 “AI의 전성기는 이미 시작됐지만, 이제는 효율이 경쟁력을 결정짓는 시대”라고 강조했다.

Arm은 이날 브리핑에서 2025년 전 세계 데이터센터에서 하루 4억 회 이상의 AI 연산 요청(쿼리)이 발생할 것으로 전망했다.

연간으로는 16제타플롭스(16ZF) 규모의 추가 연산이 필요하며, 2030년에는 전 세계 데이터센터 전력 수요가 160기가와트(GW)까지 늘어날 것으로 예측했다.

이는 약 1억5000만 가구가 동시에 사용하는 전력량과 맞먹는다.

라미레즈 부사장은 “AI가 새로운 산업혁명을 일으키는 동시에 ‘전력 위기’라는 또 다른 숙제를 던지고 있다”며 “지속 가능한 AI 생태계를 위해선 칩 설계부터 시스템 구조까지 효율을 극대화해야 한다”고 말했다.

그는 “AI 시대의 경쟁은 성능이 아니라 ‘전력당 효율(Performance per Watt)’로 판가름 날 것”이라고 덧붙였다.

Arm은 이날 삼성전자 파운드리의 2나노 공정 기술을 적용한 차세대 서버용 칩 ‘Neoverse CSS V3’를 처음 공개했다.

이 칩은 여러 개의 칩(칩렛)을 한 패키지에 묶는 멀티 칩렛 구조를 적용해, 메모리·가속기·입출력(I/O) 모듈을 필요에 따라 맞춤형으로 조합할 수 있는 설계를 지원한다.

Arm은 “Neoverse V3는 데이터센터의 ‘연산 효율’을 극대화하도록 설계됐다”며 “칩 하나의 성능을 높이는 데 그치지 않고, 전체 시스템의 전력 효율을 끌어올리는 플랫폼”이라고 설명했다.

쉽게 말해, 같은 전력을 써도 더 많은 AI 연산을 처리할 수 있는 서버용 칩이라는 뜻이다.

Arm은 이제 AI 인프라 경쟁이 ‘범용 칩’에서 ‘맞춤형 칩’으로 옮겨가고 있다고 진단했다.

라미레즈 부사장은 “AI 인프라의 핵심은 더 이상 하나의 거대 칩이 아니라, 필요한 기능만 최적 조합한 ‘맞춤형 반도체(Custom Silicon)’”라고 말했다.

이를 위해 Arm은 칩 설계, 검증, EDA 툴, 패키징, 제조를 통합 지원하는 ‘Arm 토털 디자인(Total Design)’ 생태계를 확대하고 있다.

Arm은 올해만 10여 곳의 새로운 파트너를 추가해 반도체 설계부터 제조까지 한 흐름으로 연결되는 협력망을 구축했다.

AI 서버, 엣지 컴퓨팅, 통신 장비 등 다양한 산업으로의 적용도 확대 중이다.

라미레즈 부사장은 “AI 시대에는 모든 산업이 자체 맞춤형 칩을 갖게 될 것”이라며 “Arm은 이런 변화를 뒷받침하는 핵심 설계 플랫폼이 될 것”이라고 말했다.

Arm은 이번 행사에서 AI 데이터센터를 '국가 인프라 수준으로 커진 산업'으로 규정했다.

라미레즈 부사장은 “AI 산업이 지속 가능하려면 성능이 아니라 효율로 경쟁해야 한다”며 “Arm은 반도체 설계의 민주화를 통해 더 많은 기업이 효율적인 AI 인프라를 구축하도록 돕겠다”고 말했다.

그는 “AI 혁신의 다음 단계는 개별 칩이 아닌 시스템 전체의 효율화”라며 “Arm은 파트너들과 함께 AI 인프라를 더 작게, 빠르게, 효율적으로 만들기 위한 기술을 확산시킬 것”이라고 덧붙였다.

/박지은 기자(qqji0516@inews24.com)

포토뉴스