삼성전자, 日 패키징 R&D 거점 문 열어…TSMC도 택한 '소부장 강국'

5년간 3500억원 투자…日정부 최대 절반 지원 日 반도체 기판·소재·장비 강점 살려 패키징 현지 검증 TSMC도 日서 3DIC 연구…SK도 생산 가능성 열어둬 [아이뉴스24 권서아 기자] 삼성전자가 일본 요코하마에 첨단 반도체 후공정(패키징) 연구거점을 열었다. 기판 등 소재·부품·장비(소부장)가 강한 일본의 반도체 생태계를 활용해 인공지능(AI) 반도체 패키징 기술을 고도화하려는 행보다.14일 업계에 따르면 삼성전자는 지난 8일 요코하마 미나토미라이에서 '어드밴스드 패키지 랩(APL)' 개소식을 열었다. 2024년부터 5년간 400억엔(약 3500억원)을 투자한다. 약 6600㎡ 규모로 양산라인과 비슷한 청정시설(클린룸)을 갖췄으며 한일 연구원 95명이 근무한다.삼성전자 일본 요코하마 첨단 패키징 연구거점이 있는 리프 미나토미라이 빌딩. [사진=officee 홈페이지]日 소부장과 차세대 패키징 현지 검증APL은 반도체를 양산하는 공장이 아니라 차세대 패키징 공정을 시험하고 시제품을 만드는 연구시설이다.일본 정부 지원계획에는 2.xD(2.3D, 2.5D 등 여러 칩을 같은 평면에 배치해 연결하는 방식)와 3D(칩을 위아래로 쌓는 방식)를 결합한 '3.xD 칩렛' 기술이 연구 과제로 담겼다. 본딩(접합)과 인터포저(칩과 기판 사이를 연결하는 중간 부품), 기판 실장 기술도 연구한다.이 같은 연구를 일본에서 진행하는 배경에는 탄탄한 소부장 기반이 있다. 이비덴은 고성능 패키지 기판을, 나믹스는 칩과 기판 사이를 채우는 보호재인 언더필을 생산한다. 도쿄일렉트론(TEL)은 식각·증착부터 3D 패키징용 웨이퍼 본딩 장비까지 공급하고, 디스코는 웨이퍼를 얇게 갈고 자르는 그라인딩·다이싱 장비에 강점이 있다.삼성은 일본 기업 50여곳과 협력하고 있다. APL을 활용하면 현지 업체가 개발한 소재와 공정을 바로 평가하고 시제품까지 만들 수 있다. 신소재를 한국으로 가져올 때 필요했던 화학물질 승인과 수출입 절차를 줄여 최대 두 달 걸리던 평가 기간도 단축할 수 있다.일본 정부도 APL 투자액의 절반인 최대 200억엔(약 1750억원)을 보조한다. 세계 반도체 위탁생산(파운드리) 1위 기업 대만 TSMC 구마모토 공장과 미국 메모리 기업 마이크론의 히로시마 투자에도 대규모 보조금을 지원하며 반도체 생산·연구시설 유치에 나서고 있다.AI 반도체에서는 연산을 맡는 로직칩과 고대역폭메모리(HBM)를 얼마나 빠르고 안정적으로 연결하느...