삼성전자, HBM4로 자신감 회복…차세대 로드맵 내놨다

2 hours ago 1

박지은 기자 입력 2026.02.12 08:03

HBM4→맞춤형 HBM→cHBM→zHBM 단계별 진화 제시
로직 베이스다이·HCB·CPO로 대역폭·전력·발열 한계 개선
메모리-파운드리-로직 설계 갖춘 유일 기업 강점으로 활용

[아이뉴스24 박지은 기자] 삼성전자가 메모리 반도체 시장에서 고유의 자신감을 회복해가고 있다. 올해 이후 고대역폭메모리(HBM) 시장을 주도할 HBM4가 고객들로부터 좋은 반응을 얻고 있기 때문이다. 삼성전자는 이를 발판으로 과거 누려왔던 메모리 반도체 주도권을 되찾기 위한 차세대 로드맵도 공개했다.

송재혁 삼성전자 디바이스솔루션(DS)부문 최고기술책임자(CTO) 사장은 11일 서울 코엑스에서 열린 ‘세미콘 코리아 2026’ 기조연설에서 HBM4 이후 제품 로드맵을 제시했다. 설 연휴 직후 출하를 앞둔 HBM4를 시작으로 맞춤형 HBM, cHBM, zHBM까지 전개해 AI 반도체 병목을 단계적으로 풀어가겠다는 것이다.

HBM 진화 과정에서 기술적 난제를 해결할 방법으로 하이브리드 구리 본딩(HCB)과 공동 패키징 광학(CPO) 기술을 제시했고, 메모리·파운드리·로직 설계를 모두 할 수 있는 회사는 삼성전자가 유일하다는 점도 내세웠다.

챗GPT로 삼성전자의 차세대 AI 메모리 로드맵 구상을 그린 그림. [사진=챗GPT]

HBM4: 베이스다이 로직 전환... I/O 2배

삼성전자는 로드맵의 첫 단계인 HBM4에 파운드리 로직 공정으로 만든 베이스다이를 적용하는 승부수를 뒀다. 베이스다이는 HBM 적층 구조의 맨 아래에서 D램 코어 다이들을 연결하고 GPU와 데이터를 주고받는 입출력(I/O) 신호를 처리하는 핵심 칩이다.

HBM4는 I/O 수를 전작(1024개)보다 2배 많은 2048개로 늘려 대역폭을 확대한다. I/O가 급증하면 전력 소모와 발열 부담도 커지는 만큼, 삼성전자는 기존 D램 공정이 아닌 파운드리 로직 공정(핀펫·FinFET)을 적용해 병목을 줄였다.

경쟁사인 SK하이닉스, 마이크론 테크놀로지보다 한 발 앞선 선택이기도 하다. 삼성전자 HBM4 베이스다이는 삼성 파운드리 4나노(㎚) 공정에서 생산하지만, SK하이닉스는 TSMC의 12나노 공정에서 만든다. 마이크론 테크놀로지는 전작인 HBM3E와 같은 D램 기반 베이스다이를 채택했다.

송 사장은 “베이스 다이 성능 개선 덕분에 HBM4 전력 효율은 전작인 HBM3E 대비 2배 수준으로 높아졌다”며 “전체 대역폭도 2배 이상 확대하고 비트당 에너지 효율은 0.5배 수준으로 개선할 수 있었다”고 말했다.

맞춤형 HBM: I/O 줄이고 전력 절반

삼성전자는 HBM4에 이어 ‘맞춤형 HBM’ 수요가 커질 것으로 보고 있다. AI 칩마다 필요한 대역폭과 인터페이스 구조가 달라지면서, 표준 HBM만으로는 전력과 면적 효율을 최적화하기 어려워질 것이란 판단에서다.

삼성전자가 준비 중인 맞춤형 HBM은 다이 투 다이(D2D) 연결을 통해 인터페이스 길이를 6㎜에서 2㎜로 줄이는 것이 특징이다. 데이터가 오가는 거리가 짧아지면 신호 손실과 전력 소모를 함께 낮출 수 있기 때문이다.

삼성전자는 이 구조를 통해 I/O 수를 0.33~0.5배로 줄이고, 채널 길이는 0.33배로 단축하며, 물리 계층(PHY) 전력은 절반 수준으로 낮출 수 있다고 제시했다.

송 사장은 “GPU와 HBM 사이 거리를 최대 60% 줄여 전력당 정보 처리 성능을 2.8배 높일 수 있다”고 강조했다.

'전력당 성능 2.8배' cHBM…'대역폭 4배' zHBM

HBM4 이후 단계로는 cHBM과 zHBM을 차세대 기술로 제시했다.

AI 추론에서는 연산보다 메모리에서 데이터를 꺼내오는 속도가 더 큰 병목이 되면서, HBM도 단순 적층을 넘어 구조 혁신이 필요하다는 판단이다.

삼성 cHBM은 베이스다이에 연산 기능을 일부 넣어 데이터 이동을 줄이는 방식이다. 삼성은 전력당 성능(TPS/W)을 기존 구조 대비 2.8배 높일 수 있다고 밝혔다.

zHBM은 GPU 옆에 붙이던 HBM을 로직 위로 수직 결합하는 3차원(3D) 확장 개념이다. 삼성은 I/O를 수만 개 이상으로 늘려 대역폭을 4배로 높이고, 전력 효율은 0.25배 수준으로 개선할 수 있다고 제시했다.

GPU 위에 HBM을 수직으로 결합하는 방식은 세계적인 AI 메모리 아키텍처 석학인 김정호 카이스트 교수도 제시한 바 있다.

김 교수는 최근 기술 발표회에서도 "기존 GPU 옆에 HBM을 두는 방식만으로는 한계가 있다"며 "GPU 위로 HBM이 이동하는 방식을 포함해 폭넓은 연구를 하고 있다"고 말했다.

차세대 HBM, 하이브리드 본딩·패키징 광학으로 완성

삼성전자는 ‘HBM4→맞춤형 HBM→cHBM→zHBM’으로 전개되는 로드맵을 현실화할 기술적 해법으로 하이브리드 구리 본딩(HCB)과 공동 패키징 광학(CPO) 기술을 연구 중이라고 밝혔다.

송 사장은 하이브리드 구리 본딩(HCB) 연구를 통해 “열저항을 20% 이상 낮추는 결과를 확인했다”고 설명했다.

삼성은 HCB를 적용해 16단 이상 고적층 HBM 개발에도 착수했다고 밝혔다.

공동 패키징 광학(CPO)은 광엔진을 패키지 내부에 통합하는 기술로, 전력 효율과 대역폭을 각각 3배 개선할 수 있다고 설명했다. 구리 등 금속 선 없이 빛(光) 신호로 칩과 칩을 연결한다는 의미다.

삼성전자만의 강점인 메모리·파운드리·로직 설계 역량이 차세대 HBM 구현의 기반이라는 점도 강조했다.

송 사장은 “디바이스, 패키지, 디자인이 결합된 시너지 플랜을 갖고 있다”며 “고객사에 차별화된 강점으로 제시할 것”이라고 했다.

반도체 업계에서는 삼성전자의 달라진 자신감이 이날 발표에 묻어났다는 평가도 적지 않다. 송 사장은 기조연설에 앞서 기자들과 만나 “(HBM4에 대한) 고객사 반응이 매우 좋다”고 말했다.

이날 현장에서 만난 반도체 업계 관계자는 “삼성전자가 HBM4 출하를 기점으로 AI 메모리 경쟁의 주도권을 놓치지 않겠다는 메시지를 분명히 한 것 아니겠냐”고 귀띔했다.

/박지은 기자(qqji0516@inews24.com)

포토뉴스

Read Entire Article