진짜 병목은 POWER…삼성, HBM4E '전력망' 대수술 [강해령의 테크앤더시티]

삼성전자 요즘 분위기 완전 좋죠. 특히 올해 간판 제품인 HBM4는 엔비디아에 초도 양산품 출하를 경쟁사를 따돌리고 가장 먼저 해내면서 기세를 올리고 있습니다.

오늘 이야기는 삼성의 HBM4의 다음 세대 제인 HBM4E에 관한 이야기입니다. 설날 즈음에 미국에서 열렸던 ISSCC 2026 학회에서 임대현 삼성전자 마스터가 발표했던 자료 일부를 가져왔습니다.

바보야, 문제는 전력이야

이미 우리는 고대역폭메모리(HBM)에 대해 너무 잘 알고 있습니다. 여러 개의 D램을 수직으로 쌓고 중간에 실리콘관통전극(TSV)을 2048개 뚫어서 정보 이동 통로를 극대화한 칩이죠.

이렇게 쌓은 칩에는 큰 문제가 있습니다. 전력입니다. 사람들이 반도체에 원하는 것은 간단합니다. 많은 정보를 빠르게 처리하는 것이죠. HBM3E→HBM4→HBM4E→HBM5, 이렇게 세대가 거듭될수록 용량이 늘어나고 기능도 많아집니다.

그러면서 칩 속에 있는 배선도 촘촘해지고 늘어납니다. HBM 하면 가장 먼저 떠오르는 배선은 정보를 실어나르는 초고속 엘리베이터인 TSV죠. 하지만 그뿐만이 아닙니다. 용량과 대역폭이 늘어나면 이를 지탱하기 위한 전력 배선과 범프, 금속층도 함께 늘어나면서 서로의 간격까지 촘촘해집니다. 마치 내 방에 스마트폰, 무선 이어폰, 노트북 PC, 태블릿 PC이 있는데 TV, 로봇청소기, 스탠바이미, 프로젝터, 가습기, 에어컨까지 들이면 멀티 탭이 늘어나는 것과 유사합니다.

이건 HBM-인터포저, HBM 내 베이스다이-코어다이 사이에서 가교 역할을 하는 마이크로 범프 수, 인터포저-기판이 닿는 구간에서 가교 역할을 하는 C4 범프수로 전력 배선이 얼마나 촘촘하고 복잡해지는지 가늠할 수 있는데요.

삼성전자의 자료에 따르면 HBM의 각 부분에 전류를 전달하는 회로의 범프 수가 1만 3682개(HBM4)에서 1만4457개(HBM4E)로 늘어났다고 합니다. (C4 범프와 마이크로범프(uBump) 수의 합계입니다. 자세한 건 표를 봐주세요.)

그런데 범프 수가 늘어난 후에도 전작 제품만큼 원활하게 동작이 되면 좋은데, 이게 참 말처럼 쉽지가 않습니다. 같은 공간에 배선을 더 집어 넣으려면 두께가 더 가늘고 촘촘해져야 합니다. 그러면 전류 밀도가 높아지고, 저항값이 늘어나는 걸 감당해야 합니다.

그러다 보면 HBM 각 부분을 동작시키기 위해 최종 목적지까지 도달해야하는 전압이 줄어듭니다. 이걸 IR 드롭(Drop)이라고 합니다. 전압이 줄어들면, 이걸 메꾸기 위해서 평소보다 더 많은 전류를 흘려야죠.

그러면 이때부터 열이 발생하기 시작합니다. 금속은 온도가 올라가면 저항값이 더 증가하죠. IR 드롭은 문제가 더 커집니다. 그럼 또 전력이 더 필요하고, 또 더 뜨거워지고, 저항값은 겉잡을 수 없이 커지고…. 결국 성능이 저하되거나 아예 회로가 끊어지는 현상까지 벌어집니다.

신호가 끊기고 말고의 문제가 아니라 물리적인 문제가 발목을 잡으면서 칩 자체가 퍼져버릴 수 있다는 거죠. 대역폭도 대역폭이지만, 이 모든 일의 기반인 전력과의 싸움을 위해 칩 내부 전력망(PDN·Power Delivery Network)을 어떻게 짜임새 있고 효율적으로 짜느냐가 HBM 업계에서 가장 중요한 과제로 떠오를 것이라는 뜻이기도 합니다.

HBM 전력망 설계도 다시 그리기…고강도 조직개편

삼성전자는 올해부터 양산할 HBM4E부터 새로운 전력공급망을 도입하려는 것 같습니다.
핵심은 HBM 내부의 전력망을 세그맨테이션해서 분산하는, 일종의 조직개편을 했다는 건데요. 위 그림을 한번 보실까요.

칩 내부에는 전력망을 아무런 규칙 없이 깔지는 않습니다. 배선끼리 서로 얽힘이 없도록 그물망(mesh) 형태로 깔죠. 자료에 따르면 베이스 다이의 전력 체계도 5개의 그물망으로 구성돼 있습니다.

현존하는 제품까지는 베이스다이의 전력망이 상당히 거대하게 밀집돼있는 모습입니다. 특히 HBM에서 기판의 인터포저와 가깝게 맞닿아있는 전력망(MET4)은 마치 벌집처럼 커다란 블록이 형성돼 있죠.

그다음 레이어에서 기판에서 받은 전력을 HBM까지 올리는 배선이 점점 좁아지기 시작하는 형태인데요. 이렇게 하면 여러 경로에서 전력이 흐를 수 있으니 안정적이라는 장점이 있긴 해도, 배선이 복잡해지면 여러 문제가 발생합니다.

하위에 있는 좁은 경로로 이동하는 지점에서 갑자기 입구가 좁아지니까, 마치 좁아진 차선에서 발생하는 교통체증처럼 병목현상이 생기고요. 아무래도 첫지점에서 도착 지점까지의 거리가 상당히 길어지기도 해서 IR 드롭 문제가 심화할 가능성이 큽니다.

이 문제를 해결하기 위해 PDN 세분화를 합니다. 개선된 MET4 레이어를 보시면 거대한 배선 블록이 단 4개의 블록으로 쪼개진 것을 보실 수 있죠. 그 다음 층에서도 배선 블록을 늘리면서 병목 현상을 최소화했습니다. 일단 적어도 한 개 범프에서 목적지까지의 배선에서 불필요한 것이 없고 곧바로 연결됐다는 느낌을 강하게 줍니다.

이렇게 최적화한 PDN을 '항공뷰'로 보면 각 부분에서 선택과 집중을 확실하게 한 것으로 보여집니다. 삼성전자 측은 "HBM4E의 금속 회로의 불량이 HBM4 대비 97%가 줄었고, IR 드롭 문제가 41%나 개선됐다"고 밝혔습니다. IR드롭이 줄면 전압 마진이 좋아지니까 더 나은 속도를 구현할 수 있고 칩 자체의 신뢰성도 좋아지겠죠.

다만 이렇게 전력망을 일일이 분산 배치하면 개발 시간이 더 늦어질 수 있는 가능성도 있죠. 삼성전자는 원래 범프 하나만 옮기더라도 연쇄적으로 발생하는 문제들을 해결하느라 12주가 걸렸지만, 자동 배선 배치툴을 활용해 이 시간을 2.5주로 줄였다는 장표도 공개했습니다. 이건 시높시스, 이들이 인수한 앤시스 등 설계 검증 자동화툴(EDA) 경쟁력이 강한 회사들과 긴밀한 협업을 한 것으로 추정됩니다.

HBM-GPU, 포토닉스로 연결?

전력망 분산 배치마저도 만약 한계에 다다른다면, 그래도 AI 반도체에서 발열 이슈가 안잡힌다면 어떻게 해야할까. 삼성전자는 이번 발표에서 다양한 아이디어를 내놓았습니다.

배선이 복잡하게 얽힌 HBM과 GPU를 분리(disaggregation)한다는 게 핵심인데요. 먼저 HBM과 GPU를 '포토닉스'로 연결한다는 신박한 아이디어를 보여줍니다.

포토닉스는 한마디로 광선이죠. 이론 상 기존 구리회로가 초당 기가(G·10억) 단위의 데이터를 전송했다면 포토닉스는 테라(T·1조), 그러니까 약 1000배 개선된 속도를 구현할 수 있습니다.

HBM과 GPU 거리가 떨어져서 물리적 거리로 인한 지연성이 발생하는 문제를 광학 기술로 해결할 수 있다는 아이디어 같습니다.

또한 기판의 배선 기술의 개선만으로 HBM과 GPU의 거리를 띄워 발열 문제를 개선할 수 있다고도 주장했습니다. 지금은 HBM과 GPU가 거의 딱 붙어있다고 해도 과언이 아니지만, 이 거리를 5cm 이상 띄워서 문제를 해결해보겠다는 주장인거죠.

HBM 업계에서는 칩의 속도와 단수가 늘 화제가 되죠. 그런데 이런 도파민 도는 숫자들 뒤에 전력 문제도 큰 화두가 되고 있다는 것도 주목하시면 훨씬 폭넓게 칩 기술 동향을 볼 수 있을 것 같습니다.

오늘은 여기까지입니다. 즐거운 연휴 보내세요.

강해령 기자 hr.kang@hankyung.com