AMD Zen 6 제품군: 강력한 코어에 일감 공급하기

Zen 6는 단일 스레드의 듀얼 디코더 활용, 더 빠른 분기 처리, 확장된 비순차 실행 구조로 Zen 5 대비 실행 엔진에 일감을 공급하고 메모리 지연을 숨기는 능력을 개선함 Zen 6와 Zen 6c는 이제 코어 밀도뿐 아니라 내부 실행 구조도 다르며, 각각 높은 클럭과 더 큰 비순차 실행 구조를 통한 지연 흡수에 맞춘 설계로 보임 VNNI 처리량은 거의 두 배로 늘고 256비트 벡터 로드는 사이클당 4개로 증가한 반면, 정수 곱셈 유닛은 면적 대비 효용을 이유로 3개에서 2개로 줄어듦 추정 SPEC CPU 2026 단일 스레드 성능에서 Zen 6 기반 EPYC 9686F는 Zen 5 기반 EPYC 9575F보다 정수 약 21%, 부동소수점 약 18% 앞섬 동일한 4.1GHz에서는 Zen 6c 기반 EPYC 9996이 EPYC 9686F보다 정수 약 6.7%, 부동소수점 약 4% 높으며, 고밀도 코어의 선택 가치는 워크로드 특성에 따라 달라짐 Zen 5의 확장과 내부 구조 재설계 Zen 6는 전반적으로 비순차 실행(OoO) 구조를 확장하고 코어 곳곳을 개선한 Zen 5의 후속 설계지만, 일부 영역의 큰 재작업은 Zen 1에서 Zen 2로의 변화를 연상시킴 정수 스케줄러는 Zen 3와 Zen 4를 떠올리게 하는 배치로 돌아감 분기 예측과 듀얼 디코더 분기 방향 예측기는 측정 대상 중 가장 정확했던 Zen 5의 설계를 이어가는 것으로 보이며, 예측 정확도도 매우 비슷함 두 세대 모두 비슷한 지점에서 예측 능력의 한계에 도달함 무작위 데이터로 예측이 어려워진 구간의 분기당 추가 시간은 Zen 5의 약 3.5~4ns에서 Zen 6의 약 3~3.5ns로 줄어, 오예측 복구 지연이 감소했음을 보여줌 L1 명령어 캐시(L1i) 안에서는 사이클당 분기 2개를 처리할 수 있음 코드 크기가 L1i를 넘으면 나머지 분기 타깃 버퍼(BTB) 영역에서는 사이클당 1개로 떨어짐 64B 테스트에서는 L2 BTB 구간의 처리 시간이 분기당 4사이클까지 늘어남 BTB는 용량 확대보다 처리 속도 개선에 집중한 것으로 보임 듀얼 디코드 클러스터 구조는 유지하되, 이제 단일 스레드가 두 클러스터를 모두 활용할 수 있음 Zen 5에서는 단일 스레드가 사실상 클러스터 하나만 활용했음 L1i 범위를 벗어난 명령어 측 동작은 Zen 5와 매우 유사함 정수 실행과 벡터 처리량 정수 실행은 같은 6개 ALU로 이론적 최대 처리량에 더 가까워짐 64비트 덧셈...